Điện tử I

Đây là khóa học thứ năm trong Kỹ thuật Điện Đại học: điện tử I — khóa học đầu tiên về linh kiện. Sóng 1 và EE04 phân tích mạch tạo bởi các linh kiện lý tưởng; ở đây chính các linh kiện là chủ đề, và kỹ năng cốt lõi là mô hình hóa: chọn mô hình linh kiện đơn giản nhất để trả lời câu hỏi đang xét. câu hỏi đang xét.

• Đơn vị 5.1 giới thiệu chất bán dẫn và thang mô hình của diode.
• Đơn vị 5.2 ứng dụng diode: bộ chỉnh lưu, nguồn điện và bộ ổn áp Zener.
• Các mạch 5.3–5.4 thiết lập điểm phân cực cho hai họ transistor (BJT, MOSFET).
• Mạch 5.5 tuyến tính hóa quanh điểm phân cực: bộ khuếch đại tín hiệu nhỏ.
• Các mạch 5.6–5.7 thêm phản hồi và góc nhìn miền tần số.

Thói quen kiểm tra: mọi điểm phân cực đều được xác minh theo vùng hoạt động của thiết bị (giả thiết khiến phương trình hợp lệ), mỗi kết quả tín hiệu nhỏ tại trường hợp giới hạn. Mỗi đơn vị kết thúc bằng những lỗi thường gặp và tóm tắt ba dòng. cách: phân cực thuận (nửa p dương) cho phép dòng điện chảy theo hàm mũ; phân cực ngược mở rộng vùng suy biến và chặn dòng. những sai lầm và tóm tắt ba dòng.

Silicon nguyên chất dẫn điện kém; doping bổ sung hạt tải — donor tạo loại n (electrons), acceptor tạo loại p (lỗ trống). Một kết nối pn PN chỉ dẫn một Tại sao thang mô hình hoạt động: đạo hàm luật Shockley tại điểm làm việc điện áp phân cực mở rộng vùng suy biến và chặn dòng.

Diode có nhiều cấp độ mô hình — hãy chọn tùy theo câu hỏi:

• Lý tưởng: 0 V khi dẫn, hở khi tắt.
• Giảm áp không đổi: 0.7 V khi dẫn (silicon).
• Đoạn tuyến tính: 0.7 V + điện trở dốc $r_{d} = nV_{T}/I_{D}$.
• Định luật Shockley hàm mũ $i = I_{S}(e^{v/nV_{T}} - 1)$ khi mà miliamp. Và vì $V_{T} = kT/q \approx 26$, mười lần dòng điện chỉ cần

Tại sao mạch cầu hoạt động: vi phân định luật Shockley tại điểm làm việc và điện trở động của diode là $r_{d} = nV_{T}/I_{D}$ — vài ohm ở milliampere. Và vì $i \propto e^{v/nV_{T}}$, ten lần dòng điện cần chỉ thêm $\ln 10 \times nV_{T} = 2.303 \times 26 = 59.9$ mV điện áp (n = 1): đường cong là một bức tường gần như thẳng đứng, vì vậy điện trở trong vòng lặp, không phải diode, quyết định dòng điện — đây chính là thời điểm mô hình giảm áp không đổi chính xác.

Ví dụ minh họa 1 (lựa chọn mô hình, ba cách). Nguồn 5 V cấp cho diode nối tiếp với 1 kΩ. Lý tưởng: 5 mA. Điện áp không đổi: $(5 - 0.7)/1000 = 4.3$ mA. Sự thật của Shockley ($I_{S} = 10^{-12}$ A, $nV_{T} = 26$ mV, phương pháp chia đôi trên $I_{S}(e^{v/26\mathrm{m}} - 1) = (5 - v)/1000$): $v_{D} = 0.5775$ V, $i = 4.423$ mA. Đáp án điện áp không đổi nằm trong 2.8% — vì điện trở chiếm ưu thế trong vòng lặp. Kiểm tra lý do: mô hình giảm áp không đổi lệch đi $0.7 - 0.5775 = 0.12$ V trong điện áp diode, và điện trở biến điều đó thành chỉ $0.12/1000 = 0.12$ mA sai số dòng điện — 2.8% của 4.42 mA.

Ví dụ minh họa 2 (điện trở động, nâng cao). Tại điểm hoạt động $r_{d} = nV_{T}/I_{D} = 26\,\mathrm{mV}/4.42\,\mathrm{mA} = 5.9\ \Omega$. Giả sử nguồn dao động một lượng $\pm 0.1$ V (tín hiệu nhỏ): dòng điện dao động là $0.1/(1000 + 5.9) = 99.4\ \mu\mathrm{A}$ — nằm trong 0.6% so với trường hợp chỉ có điện trở 100 µA. Phần điện áp DC trị giá 5 V đặt lên cả hai phần tử gần như không đổi; phần tín hiệu 0.1 V gặp một vòng $1\ \mathrm{k}\Omega + 5.9\ \Omega$ thông thường. Đây là toàn bộ ý tưởng tín hiệu nhỏ của đơn vị 5.5, được giới thiệu lần đầu qua diode: tách bài toán thành phân cực (nơi quy luật phi tuyến xác định điểm hoạt động) và dao động (nơi điện trở đã tuyến tính hóa chiếm ưu thế).

Lỗi phổ biến. Sử dụng mô hình mũ khi điện trở chi phối (phân chia không cần thiết; mô hình giảm điện áp không đổi là công cụ đúng cho trường hợp này). Trích dẫn "$r_d$ = 26 mV" — đó chính là $V_T$; điện trở là $V_T/I_D$, dòng điện ở mẫu số. Quên rằng n = 2 ở dòng điện cao (59.9 mV/decade trở thành 120 mV/decade).

Tóm tắt: điốt là van một chiều với đường cong thuận gần như thẳng đứng; điện trở vòng lặp xác định dòng điện; $r_d = nV_T/I_D$ là góc nhìn tuyến tính hóa; hãy chọn mô hình mà câu hỏi yêu cầu và kiểm tra đáp án theo mô hình tiếp theo.

Bộ chỉnh lưu nửa chu kỳ chỉ dẫn trong một nửa chu kỳ; bộ chỉnh lưu toàn (toàn chu kỳ). diốt làm giảm chi phí 1.4 V và mỗi diốt phải chịu được điện áp ngược cực đại của một đỉnh thứ cấp). Tụ lọc giữ cho đầu ra giữa các đỉnh: gợn sóng $\Delta V \approx I_{load}/(f\cdot C)$ (nửa chu kỳ) hoặc $I_{load}/(2f\cdot C)$ (toàn chu kỳ) — tụ phải cung cấp tải trong suốt khoảng thời gian giữa các đỉnh nạp lại.

Ví dụ tính toán 1 (nguồn cầu, đã kiểm tra). Cầu chỉnh lưu 12 V hiệu dụng, 50 Hz thứ cấp; tải tiêu thụ 100 mA và tụ điện là 2200 µF. Đỉnh đầu ra: $12\sqrt{2} - 1.4 = 17.0 - 1.4 = 15.6$ V. Gợn sóng (toàn chu kỳ, được nạp lại sau mỗi 10 ms): $\Delta V = 0.1/(100 \times 2200\mu) = 0.455$ V. Vậy nên đầu ra nằm giữa 15.6 và 15.1 V. Kiểm tra: gợn sóng ≪ đỉnh (2.9% ✓ — điều kiện của công thức); chỉnh lưu nửa chu kỳ sẽ làm đôi gợn sóng lên 0.91 V với cùng một tụ điện — cầu giúp giảm đi 2× cho bốn diode; PIV mỗi diode ≈ 17.0 V (một đỉnh thứ cấp) — hãy chọn diode có định mức cao hơn giá trị này.

Ví dụ giải chi tiết 2 (bộ ổn áp Zener được thiết kế ở cả hai đầu extremes, nâng cấp). Ổn áp từ 12 V xuống còn 5.1 V bằng Zener 5.1 V; tải thay đổi từ 0–10 mA và Zener cần ít nhất 2 mA để duy trì trạng thái đánh thủng. Trường hợp xấu nhất cho dòng Zener là tải đầy đủ: $R \le (12 - 5.1)/(10\mathrm{m} + 2\mathrm{m}) = 575\ \Omega$ → chọn 560 Ω. Bây giờ kiểm tra đầu extremes còn lại — không tải: $I_{Z} = (12 - 5.1)/560 = 12.3$ mA, so $P_{Z} = 5.1 \times 12.3\mathrm{m} = 63$ mW và điện trở tản nhiệt $(12-5.1)^{2}/560 = 85$ mW trong trường hợp xấu nhất. Tải đầy đủ còn lại $I_{Z} = 12.3 - 10 = 2.3$ mA ≥ 2 mA ✓. Cả hai trường hợp cực đoan đều được xác minh — đó là một thiết kế ổn áp hoàn chỉnh: một bất đẳng thức từ mỗi đầu của dải tải.

Những sai lầm thường gặp. Dùng f thay vì 2f cho gợn sóng cầu (vì tụ được nạp lại sau mỗi nửa chu kỳ). Bỏ sót 1.4 V của hai lần sụt áp diode trên điện áp đầu ra cực đại. Tính toán điện trở Zener chỉ dựa vào tải điển hình — dòng Zener phải được kiểm tra ở CẢ HAI extremes, và công suất tiêu thụ của nó tại đầu extremes không tải.

Tóm tắt: cầu chỉnh lưu sử dụng cả hai nửa chu kỳ, chi phí 1.4 V, PIV bằng một đỉnh; gợn sóng $I/(2fC)$ được xác định bởi khoảng cách giữa các lần nạp lại; Zener giữ ổn định điện áp khi điện trở chuỗi hấp thụ phần dư — được thiết kế tại hai cực tải.

Transistor hai cực Junction (BJT) có ba vùng hoạt động — cắt, hoạt động (vùng khuếch đại: $I_C = \beta I_B$, $V_{BE} \approx 0.7$ V), và bão hòa ($V_{CE} < 0.2$ V, cả hai junction thuận). Phân cực có nghĩa là đặt điểm nghỉ (điểm phân cực, điểm Q) chắc chắn trong vùng hoạt động và làm cho nó không phụ thuộc vào β — tham số thay đổi 2:1 giữa các linh kiện cùng mã sản phẩm.

Ví dụ giải chi tiết 1 (phân cực bằng bộ chia điện áp, chính xác). $V_{CC} = 12$ V; $R_{1} = 68$ kΩ (đến $V_{CC}$), $R_{2} = 12$ kΩ (đến mass), $R_{C} = 2.2$ kΩ, $R_{E} = 1$ kΩ, $\beta = 100$. Biến đổi Thévenin cho bộ chia: $V_{B} = 12 \times 12/80 = 1.8$ V, $R_{B} = 68\mathrm{k} \parallel 12\mathrm{k} = 10.2$ kΩ. Ước lượng nhanh (bỏ qua dòng base): $V_{E} = 1.8 - 0.7 = 1.1$ V → $I_{E} \approx 1.1$ mA. Chính xác (vòng base với $I_E = (\beta+1)I_B$): $I_B = (1.8 - 0.7)/(10.2\mathrm{k} + 101 \times 1\mathrm{k}) = 9.9\ \mu$A → $I_C = 0.989$ mA, $V_{CE} = 12 - 0.99\mathrm{m} \times 2.2\mathrm{k} - 0.99 = 8.8$ V — active ✓ ($V_{CE} \gg 0.2$ V). Ước lượng nhanh cao hơn 11% so với giá trị thực; nguyên nhân là do dòng base làm tải bộ chia — điều mà vòng tính toán chính xác đã xem xét. đã giải thích.

Ví dụ giải chi tiết 2 (β gấp đôi, bản chất của mạch, tăng lên). Mạch tương tự, $\beta = 200$: $I_B = 1.1/(10.2\mathrm{k} + 201\mathrm{k}) = 5.2\ \mu$A → $I_C = 1.04$ mA, $V_{CE} = 8.7$ V — vẫn hoạt động ✓. Vậy β × 2 đã thay đổi dòng thu vào một tỷ lệ 5% (0.99 → 1.04 mA) và điểm Q hầu như không bị xê dịch. Cơ chế: bất kỳ sự gia tăng dòng thu nào đều đẩy điện áp phát lên trên, điều này làm giảm $V_{BE}$ và hạn chế dòng gốc — phản hồi âm bên trong phản hồi bên trong phân cực, do $R_E$ cung cấp. Với $R_E = 0$, vùng hoạt động công thức $I_C = \beta(1.8 - 0.7)/10.2\mathrm{k}$ dự đoán 10.8 mA tại β = 100 và 21.6 mA tại β = 200. Điện trở thu 2.2 kΩ không thể dẫn được cả hai dòng từ 12 V, nên giả thiết vùng hoạt động không đúng: đây là các ứng viên, chưa phải dòng bão hòa thực tế. Độ nhạy β của công thức vẫn rõ ràng, nhưng việc kiểm tra vùng phải được thực hiện trước khi chấp nhận điểm Q. Cả hai nguồn lỗi nay đã được định lượng: 11% từ bộ chia điện áp tải (có thể khắc phục bằng bộ chia cứng hơn), 5% từ độ phân tán β (được hấp thụ bởi $R_E$).

Lỗi thường gặp. Kiểm tra $V_{CE} > 0$ thay vì $> 0.2$ V (vùng bão hòa bắt đầu ở khoảng 0.2 V). Tính $V_C$ từ dòng điện ước tính 1.1 mA và sau đó "kiểm tra" so với điểm Q được tính từ dòng điện chính xác — hãy nhớ rằng một nhiệm vụ này. trong số các β — nó là $R_E$ (với bộ chia đủ cứng để giữ $V_B$) mới thực hiện công việc.

hợp lý khi hai bước này được ghi nhãn rõ ràng. $R_E$ mua sự độc lập khỏi β với giá là không gian dư; ước tính rồi kiểm tra là không tiêu thụ dòng DC, và trong vùng bão hòa (vùng khuếch đại — tên gọi ngược lại so với BJT!) mô hình bình phương

MOSFET được điều khiển bằng điện áp: cực gate không tiêu thụ dòng DC, và trong vùng bão hòa (vùng khuếch đại — là tên gọi ngược lại so với BJT!) mô hình bình phương cho

với ngưỡng $V_t$. Ba vùng hoạt động: cắt ($v_{GS} < V_t$), triode/ohmic ($v_{DS} < v_{GS} - V_t$ — một điện trở, không phải bộ khuếch đại), bão hòa (điều bất đẳng thức thỏa mãn — một nguồn dòng).

Ví dụ minh họa 1 (giả sử bão hòa, sau đó kiểm tra). $V_{DD} = 10$ V, $\tfrac{1}{2}k_n(W/L) = 0.5$ mA/V², $V_t = 1.5$ V, $R_D = 3$ kΩ, cổng được giữ ở $V_G = 3$ V (bộ chia áp — không có dòng DC ở cổng). Giả sử bão hòa: $I_D = 0.5 \times (3 - 1.5)^{2} = 1.125$ mA; $V_{DS} = 10 - 1.125\mathrm{m} \times 3\mathrm{k} = 6.6$ V. Check: $6.6 \ge 3 - 1.5 = 1.5$ ✓ — bão hòa vẫn đúng, và điểm Q là (1.125 mA, 6.6 V).

Ví dụ minh họa 2 (kiểm tra thất bại, nâng cấp). Tăng cổng lên $V_G = 5$ V, same circuit. Assume saturation: $I_D = 0.5 \times 3.5^{2} = 6.1$ mA, $V_{DS} = 10 - 6.1\mathrm{m} \times 3\mathrm{k} = -8.4$ V — không thể xảy ra (điện áp drain âm), nên giả thiết sai: điện trở không thể tạo ra độ sụt 18 V từ nguồn 10 V. Giải lại trong vùng triode với $i_D = 0.5(2 \times 3.5\, v_{DS} - v_{DS}^{2})$ và đường tải $10 = 3\mathrm{k}\, i_D + v_{DS}$: phương trình bậc hai cho kết quả $v_{DS} = 1.00$ V, $i_D = 3.00$ mA. Kiểm tra: vùng $1.0 < 3.5$ ✓ triode; phương trình triode trả về $0.5(2 \times 3.5 \times 1 - 1) = 3.0$ mA ✓ phù hợp với đường tải line; và nếu bão hòa ở cổng này sẽ yêu cầu nguồn 18.4 V. The bài học tổng quát hóa: mô hình là một giả định — việc kiểm tra vùng hoạt động mới là yếu tố làm cho nó hợp lệ.

Lỗi thường gặp. Tin vào dòng bão hòa mà không xác minh vùng hoạt động (ví dụ thất bại ở trên sẽ dẫn đến đáp án sai nếu bạn chỉ kiểm tra $V_{DS} > 0$). Nhầm lẫn tên các vùng hoạt động với BJT (MOSFET bão hòa = khuếch đại; BJT bão hòa = hỏng hóc). Quên rằng dòng gate bằng không ở chế độ DC — bộ chia không bị tải, đây chính là lý do MOSFET

điểm $v_{DS} = v_{GS} - V_t$ là phương trình bậc hai trong vùng dẫn dòng gate bằng không ở DC.

Khuếch đại chỉ tuyến tính quanh một điểm phân cực (điểm Q của đơn vị 5.3). mô hình tín hiệu nhỏ thay thế mỗi thiết bị bằng các tham số tuyến tính hóa BJT — $g_m = I_C/V_T$ (vi phân hàm exponential), $r_\pi = \beta/g_m$, $r_o$; MOSFET — $g_m = k(W/L)(V_{GS} - V_t) = 2I_D/(V_{GS} - V_t)$ (differentiate the square law), $r_o$. DC sources trở thành nối tắt; tụ ghép trở thành nối tắt ở tần số tín hiệu.

Ví dụ minh họa 1 (cấp khuếch đại cực chung). Tại điểm phân cực đơn vị-5.3 $I_C = 0.99$ mA, $\beta = 100$: $g_m = 0.99\mathrm{m}/26\mathrm{m} = 38.1$ mS; $r_\pi = 100/38.1\mathrm{m} = 2.6$ kΩ. Điện áp khuếch đại với $R_E$ được bypass và $r_o = 50$ kΩ: $A_v = -g_m(R_C \parallel r_o) = -38.1\mathrm{m} \times 2.11\mathrm{k} = -80$. Limiting checks: $r_o \to \infty$ gives $-g_m R_C = -84$ (r_o chiếm 5%); và điện áp khuếch đại phải mang dấu âm — cấp CE đảo pha.

Ví dụ minh họa 2 (bù trừ và so sánh MOSFET, nâng cao). Tháo bỏ bộ bypass để $R_E = 1$ kΩ tham gia: điện áp khuếch đại chính xác là $-g_m R_C/(1 + g_m R_E) = -84/(1 + 38.1) = -2.14$, against the $-R_C/R_E = -2.2$ textbook form — within 2.4% because $g_m R_E = 38 \gg 1$ (that is the form's validity condition, now visible). Degeneration traded 84 for 2.2 — linearity and a stable gain bought with the same $R_E$ that stabilised the bias. Same story in MOSFET land: the unit-5.4 Q-point gives $g_m = 2I_D/V_{ov} = 2 \times 1.125\mathrm{m}/1.5 = 1.5$ mS and a common-source gain $-g_m R_D = -4.5$. The BJT at the same 1.125 mA has $43.3$ mS — 29× the sự đánh đổi cơ bản. điện trở: sự đánh đổi cơ bản.

Lỗi thường gặp. Tính $g_m$ từ dòng điện lệch ước lượng sau phép giải chính xác đã tồn tại — một chuỗi, một bộ tham số. Sử dụng $-R_C/R_E$ thay vì $g_m R_E \sim 1$ (dạng thức cần $g_m R_E \gg 1$). Tin rằng mô hình tín hiệu nhỏ là một mạch khác — thực tế nó chính là cùng một mạch mạch

Tóm tắt: vi phân định luật thiết bị tại điểm Q để thu được $g_m$; $r_\pi = \beta/g_m$; độ lợi bỏ qua $-g_m R_C$, suy giảm $-R_C/R_E$ khi $g_m R_E \gg 1$; BJT chiếm ưu thế với gm trên mỗi miliampere, MOSFET chiếm ưu thế ở cực cổng.

Các quy tắc vàng của wave 1 trở lại cùng quan điểm độ lợi hữu hạn. Phản hồi âm đóng một vòng lặp; điều quan trọng là độ lợi vòng lặp $A_{OL}\beta_{fb}$. derivation (giai đoạn đảo pha): nếu op-amp có thể duy trì $v_- \approx v_+$, thì điện trở đầu vào mang $(v_{in} - 0)/R_{in}$, điện trở phản hồi mang cùng dòng điện đó, và $v_o = -R_f v_{in}/R_{in}$. Viết phương trình nút chính xác với độ lợi vòng mở $A_{OL}$ và giải sẽ cho

nên câu trả lời từ quy tắc vàng là chính xác trong giới hạn $A_{OL}\beta_{fb} \to \infty$ và sai lệch theo hệ số $1/(1 + A_{OL}\beta_{fb})$ trong thực tế.

Ví dụ đã giải 1 (bốn cấu hình và GBW). Đảo pha $-R_f/R_{in}$ (điện trở đầu vào $R_{in}$); không đảo $1 + R_f/R_{in}$ (điện trở đầu vào → ∞); trở kháng chuyển đổi $v_o = -I_p R_f$ (photodiode: $2\ \mu\mathrm{A} \times 1\ \mathrm{M}\Omega = 2$ V); tổng $-(v_1 R_f/R_1 + v_2 R_f/R_2)$. Một op-amp có tích số băng thông số** GBW = 1 MHz ở độ lợi vòng khép 40 dB (100×) có băng thông 10 kHz; tại 20 dB (10×), 100 kHz ✓ (tích vẫn giữ nguyên 1 MHz dọc theo đường hyperbola).

Ví dụ minh họa 2 (sự sai lệch của các quy tắc vàng, được mở rộng). Hệ số $1/(1 + A_{OL}\beta_{fb})$ hệ số sai số, được tính toán. Độ lợi vòng khép 100 ($\beta_{fb} = 0.01$): với $A_{OL} = 10^{5}$, $A_{CL} = 100/(1 + 1/1000) = 99.90$ — một lỗi 0.1%, không nhìn thấy trên máy hiện sóng. Với op-amp yếu hoặc ở tần số cao nơi $A_{OL}$ đã giảm xuống $10^{3}$ (nhớ đơn vị 5.7: độ lợi vòng mở đã bắt đầu suy giảm): $A_{CL} = 100/1.1 = 90.9$ — một lỗi 9.1% lỗi. Vì vậy, các quy tắc vàng thực chất là phát biểu về độ lợi vòng: khi độ lợi vòng lớn thì chúng chính xác, và gần điểm góc thì chúng dần mất tác dụng. Kiểm tra: tại 10 kHz với GBW 1 MHz, độ lợi vòng mở đã giảm xuống $10^{6}/10^{4} = 100$ — bằng với độ lợi vòng khép, độ lợi vòng là 1, và đúng như vậy, đó chính là điểm −3 dB góc tìm thấy trong ví dụ 1.

Những sai lầm phổ biến. Sử dụng công thức nghịch đảo cho khuếch đại không nghịch đảo ($1 + R_f/R_{in}$ khác biệt chính xác 1 — ở độ lợi đơn vị nó là toàn bộ). Unrecalling feedback resistor of the transimpedance stage sets gain from dòng điện, nên điện dung của photodiode vẫn định hình độ lợi nhiễu.

Tóm lại: độ lợi vòng $A_{OL}\beta_{fb}$ là thước đo sự thật cho các quy tắc vàng; lỗi $= 1/(1 + A_{OL}\beta_{fb})$; GBW là đường hyperbola — độ lợi vòng khép times bandwidth is conserved until the corner, where the rules die.

Mọi bộ khuếch đại đều là bộ lọc thông dải: tụ耦合 xác định điểm thấp góc $f_L = 1/(2\pi R_{eq}C)$ cho mỗi giai đoạn ($R_{eq}$ = điện trở mà tụ nhìn thấy, nguồn bị ngắn mạch), và ở đầu cao tụ Miller cùng các cực nội tại sẽ chiếm ưu thế. Derivation Miller: một tụ $C$ từ đầu ra đến đầu vào của giai đoạn đảo pha với độ lợi $-A$ mang lại $i = C\,d(v_{in} - v_o)/dt = C(1 + A)\,dv_{in}/dt$ — nút đầu vào hành xử như thể nó nhìn thấy $C_M = C(1 + A)$ nối đất. xấp xỉ cực chủ đạo một cực thực hiện phần lớn việc suy giảm, $f_H \approx 1/(2\pi R_{eq}C_{eq})$.

Ví dụ minh họa 1 (toàn bộ đáp ứng thông dải, cả hai góc). Giai đoạn CE đơn vị-5.5: tụ耦合 nhìn thấy $R_{eq} = R_B \parallel r_\pi = 10.2\mathrm{k} \parallel 2.6\mathrm{k} = 2.08$ kΩ, do đó tụ耦合 10 µF tạo ra $f_L = 1/(2\pi \times 2.08\mathrm{k} \times 10\mu) = 7.7$ Hz. Đầu cao: $C_{gb} = 5$ pF giữa base và collector nơi độ lợi của giai đoạn là −80: $C_M = 5\mathrm{p} \times 81 = 405$ pF, cộng thêm 20 pF tạp → $f_H = 1/(2\pi \times 2\mathrm{k} \times 425\mathrm{p}) = 187$ kHz. Giai đoạn này truyền dẫn 7.7 Hz đến 187 kHz ở độ lợi −80. Kiểm tra: tụ ghép chịu tương đương nối song (nguồn bị khóa), không phải tổng — lỗi $f_L$ kinh điển; và −80 bên trong hệ số Miller là độ lợi trung tần, đã bắt đầu giảm gần $f_H$ — kết quả cực thống trị quá lạc quan vài phần trăm, giá trị thực thể.

Ví dụ tính toán 2 (mạch cascode và mạch cascade, nâng cao). Mạch cascode giữ cho cực thu gần như không đổi, triệt tiêu độ lợi trên 5 pF: $f_H = 1/(2\pi \times 2\mathrm{k} \times 25\mathrm{p}) = 3.18$ MHz — 17× đối với một transistor: Miller giải thích bệnh lý và cách điều trị. Cấu trúc cascade: hai giai đoạn 187 kHz giống nhau mắc nối tiếp đều giảm 3 dB tại đó, nên cặp này giảm 6 dB — điểm −3 dB tổng thể nằm ở $187 \times \sqrt{2^{1/2} - 1} = 120$ kHz. Bộ khuếch đại nhiều cấp phải trả cho độ lợi của nó hai lần — một lần qua hiệu ứng Miller, một lần qua cascade.

Lỗi thường gặp. Cộng thay vì mắc song song các điện trở khi xác định điện trở mà tụ耦合 nhìn thấy; báo cáo góc cắt trên mỗi cấp làm góc cắt của hệ thống (cascade làm giảm nó đi $\sqrt{2^{1/n} - 1}$).

Tóm tắt: $f_L$ từ tụ耦合 đối với điện trở nguồn bằng không; Miller nhân lên $(1 + |A|)$; mạch cascode loại bỏ nó; các mạch cascade thu hẹp góc cắt bởi $\sqrt{2^{1/n} - 1}$.