전자회로 I

이는 대학 전기공학 과정 중 다섯 번째 과목인 전자회로 I입니다. — 소자 관련 첫 번째 과목입니다. 파동 1 및 EE04은 이상적 소자로 구성된 회로를 다뤘습니다. 여기서는 소자 자체가 연구 대상이며, 핵심 기술은 모델링입니다: 현재 질문에 답할 수 있는 가장 간단한 소자 모델을 선택하는 것입니다. 해당 질문의 핵심.

• 단원 5.1은 반도체와 다이오드의 모델 계단을 소개합니다.
• 단원 5.2에서는 다이오드를 직류 정류기, 전원 장치 및 지너 리귤테이터에 적용합니다.
• Units 5.3–5.4은 두 가지 트랜지스터 패밀리(BJT, MOSFET)의 바이어스 조건을 설정합니다.
• Unit 5.5은 바이어스 지점 주변에서 선형화하여 소신호 증폭기를 설명합니다.
• Units 5.6–5.7 add feedback and the frequency-domain view.

검증 습관: 모든 바이어스 포인트는 소자의 운전 영역(방정식이 유효한 가정이었던 영역)과, 모든 저신호 해석이 한계 조건에서 검증됨을 확인합니다. 각 단원은 공통적 한계 조건에서의 소신호 해. 각 단원은 공통된 (전자), 수용체는 p형(공극)을 만듭니다. pn 접합 PN은 한 방향으로만 전도합니다: 순방향 바이어스(p측 양극성)는 전류를 지수적으로 흐르게 하고, 역방향 바이어스는 공명 영역을 넓혀 차단합니다.

순수한 실리콘은 전도성이 낮습니다; 도핑은 운반자를 추가합니다. 공여체는 n형(전자), 수용체는 p형(공극)을 만듭니다. pn 접합은 한 방향으로만 전류를 통하게 합니다: 순방향 바이어스(p측 양극성)에서는 전류가 지수함수적으로 흐르며, (electrons), acceptors make p-type (holes). A pn junction PN conducts one 방식으로 끝난다: 정방향 편향(p측 양극)은 전류가 지수함수적으로 흐르게 하고, 역방향 편향은 공백층을 넓혀 전류를 차단한다.

다이오드에는 모델 사다리가 있다—질문에 따라 선택하라:

• 이상적: 0 V일 때 도통, 꺼져 있을 때는 개회로.
• 고정 강하 모델: 0.7 V (실리콘 도통 시).
• 조각 선형 모델: 0.7 V + 기울기 저항 $r_{d} = nV_{T}/I_{D}$.
• 지수함수Shockley 법칙 $i = I_{S}(e^{v/nV_{T}} - 1)$은 다음 조건에서 성립하며, 곡선 형태가 중요하며, 상온에서 $V_{T} = kT/q \approx 26$ mV이다.

사다리 모델이 작동하는 이유: 가동점에서의 쇼클레 법칙을 미분하면 다이오드의 동적 저항은 $r_{d} = nV_{T}/I_{D}$ — 몇 오름에 해당하며, 밀리암페어 단위이다. 그리고 $i \propto e^{v/nV_{T}}$이므로, 전류가 10배가 되면 전압이 추가로 $\ln 10 \times nV_{T} = 2.303 \times 26 = 59.9$ mV만 더 필요하다(n = 1): 곡선이 거의 수직 벽과 같으므로 루프 내 저항기가 전류를 결정하고 다이오드는 아니며—이는 정수 강하 모델이 정확할 때와 정확히 일치한다.

** solved example 1 (모델 선택, 세 가지 방법).** 5 V 전원이 다이오드에 공급될 때 1 kΩ 저항과 직렬로 연결됨. 이상적 모델: 5 mA. 일정한 강하 모델: $(5 - 0.7)/1000 = 4.3$ mA. Shockley 정확 값($I_{S} = 10^{-12}$ A, $nV_{T} = 26$ mV, 이분법 계산 $I_{S}(e^{v/26\mathrm{m}} - 1) = (5 - v)/1000$): $v_{D} = 0.5775$ V, $i = 4.423$ mA). 일정한 강하 모델의 답은 오차 2.8% 이내임 — 저항이 루프를 지배하기 때문임. 루프를 지배한다. 그 이유를 확인하라: 정수 강하 모델은 다이오드 전압에서 $0.7 - 0.5775 = 0.12$ V의 오차를 내며, 저항기가 이를 전류 오차인 $0.12/1000 = 0.12$ mA로 변환한다—4.42 mA의 2.8%에 해당한다.

이제 전원을 2 V만큼 변동(소신호)시킴: 변동 전류는 지점 $r_{d} = nV_{T}/I_{D} = 26\,\mathrm{mV}/4.42\,\mathrm{mA} = 5.9\ \Omega$. 이제 전원을 $\pm 0.1$ V만큼 진동시키라(소신호): 진동 전류는 $0.1/(1000 + 5.9) = 99.4\ \mu\mathrm{A}$ — 저항기만 고려할 때 0.6% 이내 100 µA. The 5 V worth of DC sits across the pair almost unchanged; the 0.1 V 소신호 이론의 핵심인 유닛 $1\ \mathrm{k}\Omega + 5.9\ \Omega$이며, 이는 다이오드에서 처음 접하는 개념입니다: 문제를 두 부분으로 나눕니다. small-signal idea of unit 5.5, met first at the diode: split the problem into 흔한 실수. 저항기가 지배적인 상황에서 지수 모델을 사용하는 것(불필요한 이분법; 그 상황에서는 상수 전압 강하 모델이 올바른 도구입니다). linearised resistance takes over).

Common mistakes. Using the exponential model when the resistor dominates (needless bisection; the constant-drop model is the right tool there). Quoting "$r_d$ = 26 mV" — that is $V_T$; the resistance is $V_T/I_D$, current 분모에 있습니다. 고전류에서 n = 2를 놓치면 (59.9 mV/decade가 120 mV/decade이 됩니다).

요약: 다이오드는 거의 수직인 정방향 곡선을 가진 단방향 밸브이며, 루프 저항기가 전류를 설정합니다; $r_d = nV_T/I_D$는 선형화된 관점입니다. 문제에서 필요한 모델을 선택하고 다음 모델과 비교하여 답을 검증하십시오.

반파 정류기는 한 반주기를 도통하며, 전파 브리지는 두 번(네 개의 다이오드 중 동시에 두 개가 도통하므로), bridge** conducts both (four diodes, two conducting at a time, so the diode drops cost 1.4 V and each diode must survive a peak inverse voltage of one secondary peak). A filter capacitor holds the (반파) 또는 $\Delta V \approx I_{load}/(f\cdot C)$ (전파) — 콘덴서는 충전 피크 사이의 전체 간격 동안 부하를 공급해야 합니다. (half-wave) or $I_{load}/(2f\cdot C)$ (full-wave) — the capacitor must supply 충전 피크 사이의 전체 간격에 대한 부하.

해설 예제 1 (브리지 공급, 확인됨). 브리지는 12 V를 정류한다. RMS 값, 50 Hz 이차 코일; 부하가 100 mA를 소비하고 콘덴서는 2200 µF이다. 최대 출력: $12\sqrt{2} - 1.4 = 17.0 - 1.4 = 15.6$ V. 리플(전파 정류, 매 10 ms마다 충전): $\Delta V = 0.1/(100 \times 2200\mu) = 0.455$ V. 따라서 출력은 15.6 V와 15.1 V 사이에서 유지된다. 검증: 리플 ≪ 최대값 (2.9% ✓ — 이차 해설 예시 0.91 (양극단 모두 설계된 지너 레귤레이터, 확장됨). 정류 브리지는 4개의 다이오드를 위해 2배의 정류 용량을 요구하며; 다이오드당 PIV ≈ 17.0 V(한 번의 이차 피크) — 그 이상의 등급을 선택하십시오. 피크) — 다이오드를 그 이상으로 등급을 매기라.

해설 예제 2 (양쪽 극단에서 설계된 제너 레귤레이터, 확장됨). 12 V를 5.1 V로 조절하기 위해 5.1 V 제너를 사용한다. 부하는 0–10 mA and the zener needs at least 2 mA to stay in breakdown. Worst case for the zener current is full load: $R \le (12 - 5.1)/(10\mathrm{m} + 2\mathrm{m}) = 575\ \Omega$ → pick 560 Ω. Now check the other extreme — no load: $I_{Z} = (12 - 5.1)/560 = 12.3$ mA, so $P_{Z} = 5.1 \times 12.3\mathrm{m} = 63$ mW and the resistor dissipates $(12-5.1)^{2}/560 = 85$ mW worst case. Full load leaves $I_{Z} = 12.3 - 10 = 2.3$ mA ≥ 2 mA ✓. Both extremes verified — that is a complete regulator design: one inequality from each end of the load range.

Common mistakes. Using f instead of 2f for the bridge ripple (the capacitor recharges every half-cycle). Forgetting the 1.4 V of two diode drops in the peak output. Sizing the zener resistor at the typical load only — the zener current must be checked at BOTH extremes, and its power at the 무부하 극한.

요약: 브리지 = 양반 주기 모두, 1.4 V 비용, PIV는 하나의 피크; 리플 $I/(2fC)$은 재충전 간격에 의해 결정됩니다. 제너는 전압을 유지하면서 직렬 저항기는 과잉분을 흡수합니다 — 두 부하 극한에서 설계되었습니다.

양극 접합 트랜지스터는 세 가지 영역이 있습니다: 차단, 활성 (증폭 영역: $I_C = \beta I_B$, $V_{BE} \approx 0.7$ V), 및 포화($V_{CE} < 0.2$ V, 두 접합부 모두 정방향). 바이어싱이란 정류점(바이어스 포인트, Q-포인트)을 명확히 활성 영역에 위치시키고 이를 β — 동일한 부품 번호의 장치 간에 2:1으로 변하는 매개변수 — 에 의존하지 않게 만드는 것입니다. 동일 부품 번호의 장치 사이에서.

해설 예제 1 (전압 분배 바이어스, 정확). $V_{CC} = 12$ V; $R_{1} = 68$ kΩ ($V_{CC}$로), $R_{2} = 12$ kΩ (접지), $R_{C} = 2.2$ kΩ, $R_{E} = 1$ kΩ, $\beta = 100$. 분압기를 테브넌 등가 회로로 변환: $V_{B} = 12 \times 12/80 = 1.8$ V, $R_{B} = 68\mathrm{k} \parallel 12\mathrm{k} = 10.2$ kΩ. 간단한 추정(베이스 전류를 무시): $V_{E} = 1.8 - 0.7 = 1.1$ V → $I_{E} \approx 1.1$ mA. 정확한 계산(베이스 루프 포함 $I_E = (\beta+1)I_B$): $I_B = (1.8 - 0.7)/(10.2\mathrm{k} + 101 \times 1\mathrm{k}) = 9.9\ \mu$A → $I_C = 0.989$ mA, $V_{CE} = 12 - 0.99\mathrm{m} \times 2.2\mathrm{k} - 0.99 = 8.8$ V — active ✓ ($V_{CE} \gg 0.2$ V). 간단한 추정은 11% 높게 산출되었습니다. 그 원인은 베이스 전류가 분압기에 부하를 가한 것이며, 이는 정확한 루프 계산에서 정확히 반영된 내용입니다. 원인은 베이스 전류가 분압기에 부하를 걸었다는 점—정확한 루프에서 고려되는 바와 정확히 일치함.

해설 예제 2 (β가 두 배가 된 경우, 회로의 핵심, 값 증가). 같은 회로, $\beta = 200$: $I_B = 1.1/(10.2\mathrm{k} + 201\mathrm{k}) = } 5.2\ \mu$A → $I_C = 1.04$ mA, $V_{CE} = 8.7$ V — 아직 활성화됨 ✓. 따라서 β × 2 콜렉터 전류를 5% 증가시켰으며(0.99 → 1.04 mA), Q점의 위치는 거의 변하지 않았다. 유지됨. 메커니즘: 컬렉터 전류 증가가 에미터 전압을 올려 감소시킴 $V_{BE}$ 및 베이스 전류를 제한함—음성 편향 내부의 피드백은 $R_E$에 의해 제공됩니다. $R_E = 0$이 있을 때, 활성 영역 공식 $I_C = \beta(1.8 - 0.7)/10.2\mathrm{k}$은 β = 100일 때 10.8 mA를 예측합니다 β = 200일 때 21.6 mA입니다. 2.2 kΩ 컬렉터 저항기는 어느 쪽도 통과할 수 없습니다 12 V로부터의 전류이므로, 활성 가정은 실패합니다: 이들은 후보지만, 실제 포화 전류가 아닙니다. 공식의 β 민감도는 여전히 명확합니다, 하지만 Q점을 수용하기 전에 영역 확인이 선행되어야 합니다. 두 오류 원인은 이제 정량화되었습니다: 분배기 로딩에서 11% β 분포에서 5% (어두운 분배기로 흡수됨) $R_E$).

Common mistakes. Checking $V_{CE} > 0$ instead of $> 0.2$ V (saturation starts at about 0.2 V). Computing $V_C$ from the estimated 1.1 mA and then 회로를 먼저 세운 뒤, 이를 확인함. 분압기만으로는 바이어스가 chain, then check it. Believing the divider alone makes the bias independent of β — it is $R_E$ (with the divider stiff enough to hold $V_B$) that does 요약: 분압기를 테베넌 등가 회로로 변환하고, 베이스 루프를 정확하게 풀며, 영역을 확인함;

Summary: Thévenin the divider, solve the base loop exactly, check the region; $R_E$ buys β-independence at the price of headroom; estimate-then-verify is BJT! 의 정률 모델은

MOSFET는 전압 제어 소자입니다. 게이트에 직류 전류가 흐르지 않으며, 포화 영역(증폭기 영역 — BJT의 명명법과 반대!)에서 제곱 법칙 모델은 opposite naming to the BJT!) the square-law model gives

with threshold $V_t$. The three regions: cut-off ($v_{GS} < V_t$), 삼극/옴($v_{DS} < v_{GS} - V_t$ — 증폭기가 아닌 저항기), 포화(부등식이 성립함 — 전류원).

**예제 1 (포화로 가정하고 검증함). $V_{DD} = 10$ V, $\tfrac{1}{2}k_n(W/L) = 0.5$ mA/V², $V_t = 1.5$ V, $R_D = 3$ kΩ, 게이트 전압 유지 $V_G = 3$ V(분배기 — DC 게이트 전류 없음). 포화로 가정: $I_D = 0.5 \times (3 - 1.5)^{2} = 1.125$ mA; $V_{DS} = 10 - 1.125\mathrm{m} \times 3\mathrm{k} = 6.6$ V. Check: $6.6 \ge 3 - 1.5 = 1.5$ ✓ — 포화 1.125과 함께 quadratic 방정식을 적용하면 드레인-소스 전압이 6.6 V,

*예제 2 (검증 실패 시, 조건 강화). 게이트를 높여 $V_G = 5$ V, same circuit. Assume saturation: $I_D = 0.5 \times 3.5^{2} = 6.1$ mA, $V_{DS} = 10 - 6.1\mathrm{m} \times 3\mathrm{k} = -8.4$ V — 불가능(음의 드레인 전압), 따라서 가정이 틀림: 저항은 10 V 전원으로부터 18 V를 떨어뜨릴 수 없음. 삼극 영역에서 다시 풀고 $i_D = 0.5(2 \times 3.5\, v_{DS} - v_{DS}^{2})$ 및 부하 선을 사용 $10 = 3\mathrm{k}\, i_D + v_{DS}$: the quadratic gives $v_{DS} = 1.00$ V, $i_D = 3.00$ mA. 검증: 영역 $1.0 < 3.5$ ✓ 삼극; 삼극 방정식 returns $0.5(2 \times 3.5 \times 1 - 1) = 3.0$ mA ✓ consistent with the load 선; 이 게이트에서의 포화 상태는 18.4 V의 공급 전압을 요구했을 것이다. 그 교수: 이 모델은 가정일 뿐이며, 영역 확인이 이를 합법적으로 만듭니다. 합법화합니다.

자주 하는 실수. 영역 없이 포화 전류만 신뢰하는 것 check (the failed example above sails through to a wrong answer if you only check $V_{DS} > 0$). Mixing up the region names with the BJT (MOSFET MOSFET 분배기는 메가옴 저항을 사용할 수 있음. MOSFET 분배기가 메가 저항을 사용할 수 있는 이유이다. MOSFET dividers can use megohm resistors.

Summary: square law in saturation, boundary $v_{DS} = v_{GS} - V_t$ is the 테스트; 가정, 풀이, 확인 — 그리고 확인 실패 시 삼극관 이차함수가 대신 작동하며, DC에서 게이트 전류는 0입니다.

증폭은 편향점 (단위 5.3의 Q점) 주변에서만 선형입니다. 소신호 모델은 각 소자를 해당 지점에서의 선형화된 매개변수로 대체합니다: BJT — $g_m = I_C/V_T$ (지수함수를 미분하고, $r_\pi = \beta/g_m$, $r_o$); MOSFET — $g_m = k(W/L)(V_{GS} - V_t) = 2I_D/(V_{GS} - V_t)$ (differentiate the square law), $r_o$. DC sources 는 단락으로, 결합 콘덴서는 신호 주파수에서 단락으로 처리됩니다.

해설 예제 1 (공통 에미터 단계). 단위-5.3 편향 지점에서 $I_C = 0.99$ mA, $\beta = 100$: $g_m = 0.99\mathrm{m}/26\mathrm{m} = 38.1$ mS; $r_\pi = 100/38.1\mathrm{m} = 2.6$ kΩ. $R_E$이 회로에 병렬 연결되었을 때의 전압 이득 및 $r_o = 50$ kΩ: $A_v = -g_m(R_C \parallel r_o) = -38.1\mathrm{m} \times 2.11\mathrm{k} = -80$. Limiting checks: $r_o \to \infty$ gives $-g_m R_C = -84$ (r_o 비용이 5%); 및 이득은 음수여야 함 — CE 단위는 위상을 반전함.

해설 예제 2 (저항 증강 및 MOSFET 비교, 심화). 회로에 병렬 연결을 해제하여 $R_E = 1$ kΩ를 참여시키면: 정확한 이득은 $-g_m R_C/(1 + g_m R_E) = -84/(1 + 38.1) = -2.14$, against the $-R_C/R_E = -2.2$ textbook form — within 2.4% because $g_m R_E = 38 \gg 1$ (즉, 해당 공식의 유효성 조건이 이제 명확해짐). degeneration이 84를 2.2로 교체함 — 선형성과 안정적인 이득을 stabilised한 동일한 $R_E$로 구매함. bias. Same story in MOSFET land: the unit-5.4 Q-point gives $g_m = 2I_D/V_{ov} = 2 \times 1.125\mathrm{m}/1.5 = 1.5$ mS 및 common-source 이득 $-g_m R_D = -4.5$. 동일한 1.125 mA의 BJT는 $43.3$ mS를 가짐 — MOSFET의 29배 — transconductance 및 무한한 입력 저항에 대한 전류 이득: 근본적인 trade-off임. 저항을 제공하며, 이것이 근본적인 트레이드오프입니다.

자주 하는 실수. 정확한 풀이가 존재함에도 불구하고 예측된 편향 전류에서 $g_m$를 계산하는 것 — 하나의 체인, 하나의 매개변수 세트를 사용해야 합니다. 다음과 같은 the exact solve exists — one chain, one set of parameters. Using $-R_C/R_E$(입력 저항 $g_m R_E \sim 1$); 비반전 $g_m R_E \gg 1$ 소신호 모델이 다른 회로라고 생각하지만, 실제로는 동일한 회로입니다. 회로이며, Q점에서 미분하여 유도됩니다.

요약: 소신호 모델 $g_m$을 얻기 위해 Q점에서 장치 법칙을 미분합니다. $r_\pi = \beta/g_m$; 바이패스 이득 $-g_m R_C$, 디제네레이션 이득 $-R_C/R_E$인 경우 $g_m R_E \gg 1$; BJT는 mA당 gm가 우세하고, MOSFET은 게이트가 우세합니다.

유한 이득 관점에서의 파동 1의 황금 규칙이 다시 등장합니다. 부정 피드백 루프를 닫습니다. 중요한 것은 루프 이득 $A_{OL}\beta_{fb}$입니다. 유도 (역상 증폭기): 연산증폭기가 $v_- \approx v_+$을 유지할 수 있다면, 입력 저항에 흐르는 전류는 $(v_{in} - 0)/R_{in}$이고, 피드백 저항에 흐르는 전류는 같은 전류이며, $v_o = -R_f v_{in}/R_{in}$입니다. 정확한 노드 방정식을 오픈루프 이득 $A_{OL}$으로 작성하고 풀면

황금 규칙의 답이 극한 $A_{OL}\beta_{fb} \to \infty$에서 정확해지며, 실제에서는 인자 $1/(1 + A_{OL}\beta_{fb})$만큼 오차가 발생합니다.

풀이 예시 1 (네 가지 토폴로지 및 GBW). 역상 증폭기 积** GBW = $-R_f/R_{in}$ MHz는 폐루프 $R_{in}$ dB($1 + R_f/R_{in}$배)에서 대역폭이 (입력 저항 → ∞); 전위 변환기(transimpedance) $v_o = -I_p R_f$ (포토다이오드: $2\ \mu\mathrm{A} \times 1\ \mathrm{M}\Omega = 2$ V); 합산 증폭기 $-(v_1 R_f/R_1 + v_2 R_f/R_2)$. 이득-대역폭을 가진 연산증폭기 product** GBW = 1 MHz at closed-loop 40 dB (100×) has bandwidth 10 kHz; at 20 dB (10×), 100 kHz ✓ (the product stays 1 MHz along the double hyperbola).

해설 예시 2 (황금 규칙의 오차가 증폭된 경우). 이 $1/(1 + A_{OL}\beta_{fb})$ 오차 인자, 계산됨. 폐루프 이득 100 ($\beta_{fb} = 0.01$): $A_{OL} = 10^{5}$를 적용하면, $A_{CL} = 100/(1 + 1/1000) = 99.90$ — 0.1% 오차로, scopes에서는 보이지 않음. 피로하거나 고주파에서 연산증폭기에서 $A_{OL}$이 $10^{3}$까지 떨어졌을 때(단위 5.7를 기억하십시오: 개루프 이득은 이미 감쇠되고 있습니다): $A_{CL} = 100/1.1 = 90.9$ — 9.1% 오차입니다. 따라서 황금 규칙은 루프 이득에 대한 서술입니다: 루프 이득이 오차가 발생함. 즉 황금 규칙은 루프 이득에 대한 서술이다: 루프 이득이 is large they are exact, and near the corner they quietly die. Check: at 10 kHz with GBW 1 MHz the open-loop gain has fallen to $10^{6}/10^{4} = 100$ — equal to the closed-loop gain, loop gain 1, and indeed that is the −3 dB corner found in example 1.

이득과 대역폭의 곱은 코너에 도달하기 전까지 보존되지만, 그곳에서 규칙은 소멸합니다. ($1 + R_f/R_{in}$ differs by exactly 1 — at unity gain it is everything). 보게 합니다. 우세한 극 근사: 한 개의 극이 감쇠의 대부분을 담당합니다. current*, so the photodiode's capacitance still shapes the noise gain.

Summary: loop gain $A_{OL}\beta_{fb}$ is the truth meter for the golden rules; error $= 1/(1 + A_{OL}\beta_{fb})$; GBW is a hyperbola — closed-loop gain times bandwidth is conserved until the corner, where the rules die.

모든 증폭기는 대역통과 필터입니다: 결합 콘덴서는 저주파 코너 $f_L = 1/(2\pi R_{eq}C)$를 단계마다 설정합니다($R_{eq}$ = 콘덴서가 보이는 값, 신호원은 영으로 가정), 그리고 고주파 영역에서는 밀러 정전용량 plus internal poles take over. The Miller derivation: a capacitor $C$ from $-A$ — 입력 노드는 마치 지름에 대한 $i = C\,d(v_{in} - v_o)/dt = C(1 + A)\,dv_{in}/dt$을 보는 것처럼 동작합니다. 우세 극점 as if it saw $C_M = C(1 + A)$ to ground. The dominant pole approximation: one pole does most of the rolling, $f_H \approx 1/(2\pi R_{eq}C_{eq})$.

해제 예 1 (전체 대역 통과, 양쪽 경계). 단위-5.5 CE stage: the coupling capacitor sees $R_{eq} = R_B \parallel r_\pi = 10.2\mathrm{k} \parallel 2.6\mathrm{k} = 2.08$ kΩ이므로, 10 µF 커플링을 사용하면 $f_L = 1/(2\pi \times 2.08\mathrm{k} \times 10\mu) = 7.7$ Hz를 생성함. 고주파 말단: 베이스와 컬렉터 사이에 $C_{gb} = 5$ pF가 있으며 여기서 단의 이득은 −80: $C_M = 5\mathrm{p} \times 81 = 405$ pF, plus 20 pF of stray → $f_H = 1/(2\pi \times 2\mathrm{k} \times 425\mathrm{p}) = 187$ kHz. 이 단은 이득 −80에서 7.7 Hz부터 187 kHz까지 통과함. 검증: 결합 커패시터가 보는 것은 병렬 조합(소스 제로화)이지 합계가 아님 — 고전적인 $f_L$ 실수; 그리고 −80는 Miller 인자 내부의 중대역 이득으로, 이미 거의 감소한 상태입니다. $f_H$ — 우세 극점 근사 해는 몇 퍼센트 정도 낙관적이지만, 정직한 해석입니다.

해제 예시 2 (카스코드 및 카스케이드, 확장됨). 카스코드는 컬렉터를 거의 일정하게 유지하여 gain을 5 pF 전체에서 제거함: $f_H = 1/(2\pi \times 2\mathrm{k} \times 25\mathrm{p}) = 3.18$ MHz — 17× 트랜지스터 하나당: Miller는 병명과 치료법을 설명합니다. 대신 cascade를 사용: 두 개의 동일한 187 kHz 단계를 직렬로 연결하면 각 단계는 3 dB씩 감소함 따라서 쌍은 6 dB 감쇠됨 — 전체 −3 dB 지점은 $187 \times \sqrt{2^{1/2} - 1} = 120$ kHz에 위치합니다. 다중 스테이지 증폭기는 이득을 두 번 비용으로 치릅니다 — 한 번은 Miller에서, 한 번은 카스케이드에서.

일반적인 실수. 결합 커패시터가 보는 저항값을 구할 때 병렬로 합하는 대신 커플링 커패시터가 보는 값; 전체 시스템의 코너를 각 단계별 코너로 보고하는 것 시스템 코너 (cascade가 이를 $\sqrt{2^{1/n} - 1}$만큼 축소함).

요약: 커플링 커패시터로부터 $f_L$과 제로화된 소스 저항을 비교; Miller $(1 + |A|)$배 증가시킵니다; 카스코드는 이를 제거하고; 카스케이드는 코너를 $\sqrt{2^{1/n} - 1}$만큼 축소합니다.