コンテンツへスキップ

電子回路 I

大学電気工学 · トピック 5

查看幻灯片 練習する
5.1

このコースとは何か、および使い方は

これは大学電気工学における第5コース「電子回路I」です — デバイスに関する最初のコースです。波 1 と EE04 は理想的な部品で構成された回路を解析しました が理想部品のみを用いていました;ここでは部品そのものが対象であり、 核心的なスキルは モデリング です:現在の問いに答える最も単純なデバイスモデルを選択することです。 問題への回答を得るための最もシンプルなデバイスモデルを選ぶこと。

  • ユニット5.1は半導体とダイオードのモデル階段を紹介する。
  • ユニット 5.2 は整流器、電源、ツァイナ安定化器などにおけるダイオードの応用を扱います。
  • Units 5.3–5.4では、2つのトランジスタファミリー(BJT, MOSFET)のバイアス設定を扱う。
  • Unit 5.5では、バイアス点周辺での線形化(小信号増幅器)を解説する。
  • Units 5.6–5.7では、フィードバックと周波数領域での解析を加える。

確認の習慣:各バイアスポイントは、方程式が成立する前提であったデバイスの動作領域に対して検証され、 限界条件における小信号解答も確認されます。各ユニットの最後には、 限界ケースにおける小信号応答。各単元は共通の 一般的な間違いと3行の要約があります。

5.1

半導体とダイオードモデル

純粋なシリコンは伝導性が低い;ドーピングによりキャリアが追加される。ドナーはn型 (電子)、アクセプターはp型(ホール)を作る。pn接合はPNが一方方向にのみ導通する:順方向バイアス(p側が正)では電流が指数関数的に流れ、 方法:順バイアス(p側が正)では電流が指数関数的に流れ、逆バイアスでは耗尽層が広がり遮断します。 順バイアス(p側が正)では電流が指数関数的に流れ、逆バイアスでは耗尽層が広がり遮断します。

ダイオードにはモデルの階層があります。問いに応じて選んでください:

  • 定数降下: 導通時は 0 V(シリコン)。
  • 一定降下: 通電時に 0.7 V(シリコン)。
  • 区間線形: 0.7 V + 勾配抵抗 $r_{d} = nV_{T}/I_{D}$。
  • 指数関数 Shockley則 $i = I_{S}(e^{v/nV_{T}} - 1)$ は曲線の形状が重要である場合に使用し、 曲線の形状が重要である場合に使用し、室温で $V_{T} = kT/q \approx 26$ mV です。

階段が機能する理由: 動作点でのShockley方程式を微分し ダイオードのダイナミック抵抗は$r_{d} = nV_{T}/I_{D}$である——数Ωで、 ミリアンペア。したがって$i \propto e^{v/nV_{T}}$、電流が10倍になると 必要な電圧はさらに$\ln 10 \times nV_{T} = 2.303 \times 26 = 59.9$ mVだけ増加する(n = 1): 曲線はほぼ垂直な壁となるため、ループ内の抵抗器が、 ダイオードではなく、電流を決定する — これは定数降下モデルが 正確に機能する恰好のケースである。

Shockleyダイオード曲線と負荷直線((5 − v)/1 kΩ)が約0.577 Vおよび4.42 mAで交差し、定数降下モデルによる解答は0.7 V、4.3 mA付近にある
負荷直線が電流を固定し、急勾配のダイオード曲線により電圧はほとんど変動しない

** worked example 1(モデル選択、3つの方法)。** 5 Vの電源が、 1 kΩの抵抗器と直列に接続されたダイオードを駆動する。理想モデル:5 mA。定数降下モデル:$(5 - 0.7)/1000 = 4.3$ mA。 Shockleyの厳密解($I_{S} = 10^{-12}$ A、$nV_{T} = 26$ mV、二分法による $I_{S}(e^{v/26\mathrm{m}} - 1) = (5 - v)/1000$): $v_{D} = 0.5775$ V, $i = 4.423$ mAでの収束)。定数降下モデルによる解答は2.8%以内である — 抵抗器が ループを支配する。確認せよ:定電圧降モデルでは誤差が生じる。 ダイオード電圧に$0.7 - 0.5775 = 0.12$ Vの誤差があり、抵抗器がそれを 電流誤差$0.12/1000 = 0.12$ mAに変換する——4.42 mAの2.8%に相当する。

**演習例2(ダイナミック抵抗の拡大)。その動作点において ここで電源を$r_{d} = nV_{T}/I_{D} = 26\,\mathrm{mV}/4.42\,\mathrm{mA} = 5.9\ \Omega$ Vだけ揺さぶる(小信号):揺さぶりの電流は $\pm 0.1$ — 抵抗器のみによる $0.1/(1000 + 5.9) = 99.4\ \mu\mathrm{A}$であり、抵抗器のみによる値の0.6%以内にある。 100 µA。5 V分のDC電圧はほぼ変化せず両者に印加され、0.1 Vの 小信号概念であり、単位$1\ \mathrm{k}\Omega + 5.9\ \Omega$において最初にダイオードで達成される:問題を分割する。 小信号概念の単位 5.5、ダイオードで最初に遭遇:問題を分割する バイアス(非線形法則が点を設定する場所)と、ウィグル( 線形化された抵抗が支配的になる場所)。

よくある間違い。 抵抗器が支配的な場合に指数モデルを用いること (不要な二等分;定電圧降モデルはそこでの適切なツールである)。 「$r_d$ = 26 mV」と引用すること — それは $V_T$ です;抵抗値は $V_T/I_D$、電流 分母にあります。大電流で n = 2 を忘れること(59.9 mV/decade が 120 mV/decade に変わる)。

まとめ:ダイオードはほぼ垂直な前方特性を持つ一方向弁であり、 ループ抵抗器が電流を決定します;$r_d = nV_T/I_D$ は線形化された視点です;問題が必要とするモデルを選び、答えを次のより高いモデルで確認してください。 問題が必要とするモデルを選び、より高い次のモデルとの比較で検証せよ。

探索

Find the bias point, then test a small change

$V_s=RI_D+v_D,\quad r_d\approx\frac{nV_T}{I_D}$

The 5 V and 1 kΩ circuit gives about 0.5775 V and 4.42 mA with Shockley, compared with 4.3 mA for the 0.7 V model. Change the source or resistor, then compare a +0.1 V source change with the local dynamic-resistance prediction. A low-supply case shows why a fixed drop can fail.

5.2

整流器および直流電源

ハーフ波整流回路は片側半周期のみを通過させ、フルウエーブ ブリッジは両方(4個のダイオード、同時に2個が導通するため、 ダイオードの電圧降コストは1.4 Vであり、各ダイオードは逆ピーク耐圧 (二次巻線のピーク電圧1つ分)に耐えなければならない。フィルタコンデンサは (ハーフ波)または$\Delta V \approx I_{load}/(f\cdot C)$(フルウェーブ)— コンデンサは再充電ピーク間の (ハーフ波)または$I_{load}/(2f\cdot C)$(フルウエーブ)の電圧を保持する——コンデンサは 再充電間隔全体を通じて負荷に電力を供給しなければならない。

Full-wave rectified 15.6 V peaks with a 2200 µF filter: the output sags by under half a volt between recharges every 10 ms
Full-wave bridge with 2200 µF at 100 mA: the capacitor bridges the gaps between peaks

** worked example 1 (ブリッジ電源、検証済み)。** ブリッジは 12 V の整流を行います RMS、50 Hz二次側;負荷は100 mAを消費し、コンデンサは2200 µFである。 ピーク出力:$12\sqrt{2} - 1.4 = 17.0 - 1.4 = 15.6$ V。リップル(全波整流、 半周期ごとに10 msで再充電):$\Delta V = 0.1/(100 \times 2200\mu) = 0.455$ V。したがって output lives between 15.6 and 15.1 V. Checks: ripple ≪ peak (2.9% ✓ — the ** worked example 0.91 (ツァーナーレギュレータ、両端で設計され、昇格済み)。 capacitor — the bridge buys a 2× for four diodes; PIV per diode ≈ 17.0 V (one 二次側ピーク) — その値より高いダイオードを選定してください。

Worked example 2 (a zener regulator designed at both extremes, escalated). Regulate 12 V down to 5.1 V with a 5.1 V zener; the load varies 0–10 mA and the zener needs at least 2 mA to stay in breakdown. Worst case for ** worked example $R \le (12 - 5.1)/(10\mathrm{m} + 2\mathrm{m}) = 575\ \Omega$ (βが倍増、回路の要点、昇格済み)。同じ 560 Ω. Now check the other extreme — no load: $I_{Z} = (12 - 5.1)/560 = 12.3$ mA, so $P_{Z} = 5.1 \times 12.3\mathrm{m} = 63$ mW and the resistor dissipates $(12-5.1)^{2}/560 = 85$ mW worst case. Full load leaves $I_{Z} = 12.3 - 10 = 2.3$ mA ≥ 2 mA ✓. Both extremes verified — that is a complete レギュレータ設計です: 負荷範囲の両端からそれぞれ1つの不等式を用いています。

Common mistakes. Using f instead of 2f for the bridge ripple (the capacitor recharges every half-cycle). Forgetting the 1.4 V of two diode drops in the peak output. Sizing the zener resistor at the typical load only — the zener current must be checked at BOTH extremes, and its power at the 無負荷極限。

要約: ブリッジ = 両半周期、1.4 V コスト、PIV は1つのピーク;リップル $I/(2fC)$ は再充電間隔によって決定される;ゼナーは電圧を維持しながら 直列抵抗が過剰分を吸収する — 2つの負荷極限で設計される。

探索

One resistor, two opposite design limits

$I_Z=\frac{V_{in}-V_Z}{R}-I_L$

For the 12 V to 5.1 V example, 560 Ω leaves 2.32 mA for the zener at a 10 mA load and about 63 mW at no load. With an illustrative 100 mW power rating, compare the lower power-bound resistance with the 575 Ω upper current bound. A smaller resistor can exceed the power rating; a larger one can lose regulation.

English 日本語
electronics I アナログ電子回路
modelling/ˈmɒdəlɪŋ/ モデリング
doping ドーピング
pn junction PN接合
ideal model 理想モデル
constant-drop model 一定降下モデル
piecewise-linear model 片折れ線モデル
exponential model/ˌekspəˈnenʃl ˈmɒdl/ 指数関数モデル
half-wave rectifier 半波整流器
bridge rectifier/brɪdʒ ˈrektɪfaɪə/ ブリッジ整流器
peak inverse voltage 逆ピーク電圧
filter capacitor フィルタコンデンサ
ripple/ˈrɪpl/ リップル
zener diode ゼナーダイオード
bipolar junction transistor 双極トランジスタ
active region アクティブ領域
5.3

BJTバイアス

双極結晶トランジスタには3つの領域がある——カットオフ、 アクティブ(増幅領域:$I_C = \beta I_B$, $V_{BE} \approx 0.7$ V)、 および飽和($V_{CE} < 0.2$ V、両接合が順バイアス)。バイアスとは 静止点(バイアスポイント、Qポイント)を確実に アクティブ領域に配置し、β に依存しないことを意味する — β は同一型番のデバイス間で2:1 変動するパラメータである。

BJT出力特性曲線と直流負荷線:QポイントはIC = 0.99 mA、VCE = 8.8 Vの位置にあり、アクティブ領域の内部にあり、負荷線が軸と交差する飽和および遮断が示されている
直流負荷線 12 V(RC + RE = 3.2 kΩ)と、分圧バイアスによるQポイント 0.99 mA、8.8 V

**計算例 1(電圧分圧バイアス、厳密解)。$V_{CC} = 12$ V; $R_{1} = 68$ kΩ($V_{CC}$へ)、$R_{2} = 12$ kΩ(GNDへ)、$R_{C} = 2.2$ kΩ、 $R_{E} = 1$ kΩ、$\beta = 100$。分圧器のテネマン等価化:$V_{B} = 12 \times 12/80 = 1.8$ V, $R_{B} = 68\mathrm{k} \parallel 12\mathrm{k} = 10.2$ kΩ。 簡易推定(ベース電流を無視):$V_{E} = 1.8 - 0.7 = 1.1$ V → $I_{E} \approx 1.1$ mA。厳密解(ベースループ、$I_E = (\beta+1)I_B$を使用): $I_B = (1.8 - 0.7)/(10.2\mathrm{k} + 101 \times 1\mathrm{k}) = 9.9\ \mu$A → $I_C = 0.989$ mA、$V_{CE} = 12 - 0.99\mathrm{m} \times 2.2\mathrm{k} - 0.99 = 8.8$ V — active ✓ ($V_{CE} \gg 0.2$ V)。簡易推定は11%高めであり、その原因は ベース電流が分圧器に負荷として掛かっていること — これは厳密なループ計算で を占める。

Worked example 2 (β doubled, the point of the circuit, escalated). Same 回路、$\beta = 200$: $I_B = 1.1/(10.2\mathrm{k} + 201\mathrm{k}) = 5.2\ \mu$A → $I_C = 1.04$ mA, $V_{CE} = 8.7$ V — まだ動作中 ✓。したがって β × 2 コレクタ電流を5%変化させ(0.99 → 1.04 mA)、Q点はほとんど 動かなかった。メカニズム:コレクタ電流の上昇はエミッタ電圧を 上昇し、これにより 減少 $V_{BE}$ とベース電流を制限 — 負の バイアス内のフィードバックは、$R_E$によって提供される。$R_E = 0$では、アクティブ領域の 公式$I_C = \beta(1.8 - 0.7)/10.2\mathrm{k}$はβ = 100で10.8 mAを予測する β = 200で21.6 mAとなる。2.2 kΩのカスタマ电阻は、どちらの 12 Vからの電流も通過できないため、アクティブ仮定は成立しない:これらは候補である。 実際の飽和電流ではない。式におけるβの感度は依然として明確であるが、 Q点を受容する前に領域確認を行う必要がある。両方の誤差要因は現在定量化されている:分圧器由来の11% ローディング(硬いデバイダで修正可能)、βのばらつきからの 5%(吸収されるため、 $R_E$).

Common mistakes. Checking $V_{CE} > 0$ instead of $> 0.2$ V (saturation starts at about 0.2 V). Computing $V_C$ from the estimated 1.1 mA and then "確認" exact currentから計算したQ点に対して — 一連の チェーンを行って確認する。分岐器のみがバイアスをβに依存しないようにするとの誤解 のβ— 硬 enough のデバイダで $V_B$ を維持するために $R_E$ が 作業。

要約:デバイダを Thévenin 等価とし、ベースループを正確に解き、領域を確認する; $R_E$ はヘッドルームの代償でβ非依存性を実現;推計後検証法は MOSFET は電圧制御型:ゲート

探索

A doubled β does not have to double the current

$I_B=\frac{V_{TH}-0.7}{R_{TH}+(\beta+1)R_E}$

Keep the worked 12 V, 68 kΩ/12 kΩ divider, 2.2 kΩ collector resistor and 1 kΩ emitter resistor. Compare β = 100 and 200, then remove the emitter resistor or stiffen the divider. Check the active assumption before accepting any current or voltage as a Q-point.

5.4

MOSFETバイアス

MOSFET は電圧制御型:ゲート 直流電流を消費せず、飽和領域(増幅器動作域である)では BJTとは逆の命名体系! 平方則モデルが与える

$$i_D = \tfrac{1}{2}k_n\frac{W}{L}(v_{GS} - V_t)^2, \qquad v_{DS} \ge v_{GS} - V_t,$$

閾値電圧 $V_t$ を持つ。3つの作動領域:カットオフ ($v_{GS} < V_t$)、 トライオード/オーム ($v_{DS} < v_{GS} - V_t$ — 抵抗として振る舞い、増幅器ではない)、 飽和(不等式が成立 — 電流源として振る舞う)。

MOSFET iD-vDS特性曲線(VGS 3値に対応)、飽和/トライオード境界のパラボラ、2つのバイアス点(3 Vゲートは飽和で1.1 mA、6.6 V、5 Vゲートは境界チェックで再計算されトライオードで3.0 mA、1.0 Vに位置)
境界パラボラ vDS = vGS − Vt は作動領域判定の基準であり、両方の worked example がこの図上に位置する

worked example 1 (飽和と仮定し、その後検証) $V_{DD} = 10$ V、 $\tfrac{1}{2}k_n(W/L) = 0.5$ mA/V²、$V_t = 1.5$ V、$R_D = 3$ kΩ、ゲート電圧を $V_G = 3$ V(分圧回路 — DCゲート電流なし)に固定。飽和と仮定: $I_D = 0.5 \times (3 - 1.5)^{2} = 1.125$ mA; $V_{DS} = 10 - 1.125\mathrm{m} \times 3\mathrm{k} = 6.6$ V. Check: $6.6 \ge 3 - 1.5 = 1.5$ ✓ — 飽和 が成り立ち、Q点は (1.125 mA, 6.6 V) となる。

worked example 2 (検証に失敗したケース、拡張版) ゲート電圧を $V_G = 5$ V、同じ回路。飽和を仮定:$I_D = 0.5 \times 3.5^{2} = 6.1$ mA, $V_{DS} = 10 - 6.1\mathrm{m} \times 3\mathrm{k} = -8.4$ V — 不可能(ドレイン電圧が負になるため)、したがって仮定は誤り:抵抗 が10 V電源から18 Vを分担することはできない。トライオードで再計算し、 $i_D = 0.5(2 \times 3.5\, v_{DS} - v_{DS}^{2})$ と負荷直線 $10 = 3\mathrm{k}\, i_D + v_{DS}$ :二次方程式より$v_{DS} = 1.00$ Vが得られる。 $i_D = 3.00$ mA。確認:領域 $1.0 < 3.5$ ✓ トライオード;トライオード方程式 $0.5(2 \times 3.5 \times 1 - 1) = 3.0$ mA を返す ✓ 負荷と整合する 線分;かつ、このゲートでの飽和は 18.4 V の電源を必要とした。 教訓の一般化:モデルは仮定に過ぎず、領域確認こそがそれを適法とする である。

よくある間違い。 領域の確認なしに飽和電流を信頼する check (the failed example above sails through to a wrong answer if you only $V_{DS} > 0$)。BJT(MOSFET の 飽和=増幅器;BJT 飽和=破滅)。ゲートの 電流は DC でゼロである— デバイダはローディングされていないが、それ故に MOSFET デバイダはメガオーム抵抗可以使用する。

要約:飽和での平方則、境界 $v_{DS} = v_{GS} - V_t$ がテスト;仮定して解き、確認し、確認が不備ならトライオード二次式が引き継ぐ;DC でのゲート電流はゼロ。 テスト;仮定、解き、確認— 確認に失敗した場合、トライオードの二次方程式 DCにおけるゲート電流はゼロとなるため、信号を継承する。

探索

The region check chooses the operating point

$V_{DS}\ge V_{GS}-V_t\quad\text{for saturation}$

The worked 3 V gate gives a valid saturation point at 1.125 mA and 6.625 V. At a 5 V gate the saturation assumption fails, and the triode equation has two algebraic roots. Only 1 V and 3 mA satisfies the assumed region; the larger positive root is rejected.

5.5

小信号増幅器

増幅は バイアス点(単位 5.3 の Q 点)のみで線形である。 小信号モデルでは、各素子をその点での線形化された パラメータで置き換える:BJT — $g_m = I_C/V_T$(指数関数を微分し て)、$r_\pi = \beta/g_m$、$r_o$;MOSFET — $g_m = k(W/L)(V_{GS} - V_t) = 2I_D/(V_{GS} - V_t)$ (differentiate the square law), $r_o$. DC sources 短絡となる;結合コンデンサは信号周波数で短絡となる。

コモンエミッタ段のハイブリッドπ小信号等価回路:ベース-エミタ間にrπ、コレクタ-エミタ間の電圧制御源gm·vπ、RCとの並列にro、出力電圧はコレクタから取り出す
一つの線形回路が、その段に関するすべての小信号質問に回答する

** worked example 1 (コモンエミッタ段)。** 単位5.3バイアス点において $I_C = 0.99$ mA、$\beta = 100$: $g_m = 0.99\mathrm{m}/26\mathrm{m} = 38.1$ mS; $r_\pi = 100/38.1\mathrm{m} = 2.6$ kΩ。$R_E$がバイパスされた場合の電圧増幅倍 および$r_o = 50$ kΩ: $A_v = -g_m(R_C \parallel r_o) = -38.1\mathrm{m} \times 2.11\mathrm{k} = -80$. Limiting checks: $r_o \to \infty$ gives $-g_m R_C = -84$ (r_oは5%の寄与)、増幅倍は負であるべき——CE段は位相を反転させる。

** worked example 2 (ディージェネレーションとMOSFET比較、拡張版)。** バイパスを外して$R_E = 1$ kΩを参加させる:正確な増幅倍は $-g_m R_C/(1 + g_m R_E) = -84/(1 + 38.1) = -2.14$, against the $-R_C/R_E = -2.2$ textbook form — within 2.4% because $g_m R_E = 38 \gg 1$(これがこの 形式の有効性条件であり、現在視覚的に確認できる)。ディージェネレーションは84を2.2に交換した—— 直線性と安定した増幅倍が、バイアスを安定させた同一の$R_E$によって得られた。 bias. Same story in MOSFET land: the unit-5.4 Q-point gives $g_m = 2I_D/V_{ov} = 2 \times 1.125\mathrm{m}/1.5 = 1.5$ mS となり、コモンソース利得は $-g_m R_D = -4.5$となる。同じ1.125 mAの条件下でBJTは$43.3$ mS —— 29倍の MOSFETの——伝導度および電流増幅倍、無限大入力抵抗に対して:根本的なトレードオフ。 抵抗性を持つ:これが根本的なトレードオフである。

一般的な誤り。 正確な解が存在する後で、推定されたバイアス電流から$g_m$を計算すること。 小信号モデルが異なる回路であると信じる — 実際には同じ回路であり、Q点で微分したものである。 $-R_C/R_E$ where $g_m R_E \sim 1$ (the form needs $g_m R_E \gg 1$). Believing the small-signal model is a different circuit — it is the same circuit, differentiated at the Q-point.

Wave $g_m$'s金則が有限利得の視点と共に戻る。負のフィードバック $r_\pi = \beta/g_m$; bypassed gain $-g_m R_C$, degenerated $-R_C/R_E$ when 開ループ利得$g_m R_E \gg 1$を用いて正確なノード方程式を書き、解くことで、

探索

A small-signal model is a tangent at the bias point

$g_m=\left.\frac{\partial i}{\partial v}\right|_Q$

Start with the worked 0.99 mA BJT bias and recover gm about 38.1 mS, input resistance about 2.6 kΩ and bypassed gain about −80. Widen the input excursion to see the curved current law leave its tangent. Switch device at the same bias current to compare gm fairly, then select the MOSFET worked bias of 1.125 mA for gm 1.5 mS and gain −4.5.

English 日本語
MOSFET MOSFET
saturation region 飽和領域
square-law model 平方律モデル
threshold/ˈθreʃəʊld/ 閾値
bias point バイアス点
small-signal 小信号
5.6

オペアンプのフィードバック回路

導出(反転増幅段):オペアンプが1を維持できる場合、 closes a loop; what matters is the loop gain $A_{OL}\beta_{fb}$. Derivation (inverting stage): if the op-amp can hold $v_- \approx v_+$, the 入力抵抗器には$(v_{in} - 0)/R_{in}$が流れ、フィードバック抵抗器にも 同じ電流が流れ、$v_o = -R_f v_{in}/R_{in}$となる。正確なノード方程式に オープンループ利得$A_{OL}$を代入して解くと

$$A_{CL} = -\frac{R_f/R_{in}}{1 + 1/(A_{OL}\beta_{fb})}, \qquad \beta_{fb} = \frac{R_{in}}{R_{in} + R_f},$$

したがって、限界$A_{OL}\beta_{fb} \to \infty$において黄金則の答えは厳密となる 現実では因子$1/(1 + A_{OL}\beta_{fb})$だけずれる。

Gain magnitude versus frequency (log-log): the op-amp's open-loop response falling at 20 dB/decade through its 1 MHz gain-bandwidth product, with the closed-loop gain lines at 40 dB and 20 dB meeting it at 10 kHz and 100 kHz
利得帯域積双曲線:オープンループ曲線上でのクローズドループ利得の増大に伴い帯域幅が増加

計算例 1(4つのトポロジーとGBW)。 反転回路 $-R_f/R_{in}$(入力抵抗$R_{in}$)、非反転回路$1 + R_f/R_{in}$ (入力抵抗 → ∞); トランスインピーダンス $v_o = -I_p R_f$ (photodiode: $2\ \mu\mathrm{A} \times 1\ \mathrm{M}\Omega = 2$ V); summing $-(v_1 R_f/R_1 + v_2 R_f/R_2)$. An op-amp with gain-bandwidth product GBW = 1 MHz at closed-loop 40 dB (100×) has bandwidth 10 kHz; at 20 dB (10×), 100 kHz ✓ (the product stays 1 MHz along the 双曲線)

計算例 2(黄金則の誤りの拡大)。 $1/(1 + A_{OL}\beta_{fb})$誤り因子を計算。クローズドループ利得100 ($\beta_{fb} = 0.01$):$A_{OL} = 10^{5}$を用いると、$A_{CL} = 100/(1 + 1/1000) = 99.90$ — 0.1% の誤差で、スコープ上では見えない。疲れた状態や高周波の オペアンプにおいて、$A_{OL}$ が $10^{3}$ に低下したとき(単位 5.7 を思い出す:ループ 開ループ利得はすでに勾配を下げている):$A_{CL} = 100/1.1 = 90.9$ — 9.1% 誤差となる。つまり黄金則とは ループ利得に関する記述 であり、ループ利得が 値が大きい場合、それらは正確であり、角付近では静かに消滅する。確認:at 10 kHz および GBW 1 MHz で、オープンループ利得は $10^{6}/10^{4} = 100$ に低下している ——閉ループ利得に等しく、ループ利得は 1 であり、実際には −3 dB である 例1で見つかった角

よくある間違い。 非反転増幅段に対して反転公式を用いること ($1 + R_f/R_{in}$ は正確に 1 だけ異なる——単一利得ではそれはすべてである)。 トランスインピーダンス段のフィードバック抵抗を忘れると、利得 *from 現在の状態では、フォトダイオードの静電容量がノイズ利得をまだ形成している。

まとめ: ループ利得 $A_{OL}\beta_{fb}$ は黄金則の真偽を判定する計測器である。 規則;誤差 $= 1/(1 + A_{OL}\beta_{fb})$;GBWは双曲線であり、閉ループ 利得と帯域幅の積は角周波数(カットオフ)まで保存されるが、そこでは規則は破綻する。

English 日本語
loop gain ループ利得
transimpedance amplifier トランスインピーダンス増幅器
gain-bandwidth product/ɡeɪn ˈbændwɪdθ ˈprɒdʌkt/ 利得帯域積
5.7

アンプの周波数応答

すべてのアンプはバンドパスである:結合コンデンサが低側 カットオフ $f_L = 1/(2\pi R_{eq}C)$ を各段ごとに設定する($R_{eq}$ = コンデンサが見る抵抗値、信号源はゼロ化)。高周波側では ミラー効果による静電容量 見る、ソースゼロ化)、および高域で ミラー容量 内部極と合わせて支配的になる所である。ミラー導出:コンデンサ $C$ を $-A$ ——入力ノードは 地上に $i = C\,d(v_{in} - v_o)/dt = C(1 + A)\,dv_{in}/dt$ を見たかのように振る舞う。支配極 接地に $C_M = C(1 + A)$ と見たかのように振る舞う。優位極 近似法:一つの極が勾配の大半を担う $f_H \approx 1/(2\pi R_{eq}C_{eq})$.

左:ミラー機構 — 増幅段 −80 の間に挟まれた 5 pF のフィードバックコンデンサは、入力側では接地に対して 405 pF として振る舞う。右:ミラー項の有無による段の応答 — カスコードで除去した場合、187 kHz と 3.18 MHz の比較 17 Hz が得られる。高周波端:

ベースとコレクタの間に 1 pF があり、段の利得は −5.5: stage: the coupling capacitor sees $R_{eq} = R_B \parallel r_\pi = 10.2\mathrm{k} \parallel 2.6\mathrm{k} = 2.08$ kΩ を見るため、10 µF の結合コンデンサを用いると $f_L = 1/(2\pi \times 2.08\mathrm{k} \times 10\mu) = 7.7$ Hz となる。高域: ベースとコレクタの間に $C_{gb} = 5$ pF があり、その段の増幅は −80 : $C_M = 5\mathrm{p} \times 81 = 405$ pF、加上 20 pF の寄生容量 → $f_H = 1/(2\pi \times 2\mathrm{k} \times 425\mathrm{p}) = 187$ kHz 。この段は 7.7 Hz から 187 kHz まで増幅 −80 で通過する。検証:結合コンデンサは 並列 結合(ソース零化)、和ではない——典型的な$f_L$の過ち;そして ミラー因子内の −80 はバンドパス増幅であり、すでに低下し始めている近傍にある $f_H$——優位極近似は数%楽観的であり、誠実な 値である。

演習例 2(カスコードとカスケード、拡張)。 カスコード コレクタ電圧をほぼ一定に保ち、5 pFにおける利得* across *を殺す: $f_H = 1/(2\pi \times 2\mathrm{k} \times 25\mathrm{p}) = 3.18$ MHz — 17× トランジスタ1個あたり:ミラー効果は病状と治療法を説明する。 代わりにカスケード:2つの同一187 kHz段が直列で接続され、それぞれ3 dB低下し したがって、ペア全体では6 dB低下——全体の−3 dB点は $187 \times \sqrt{2^{1/2} - 1} = 120$ kHzにある。多段増幅器は 利得に対して二重にコストを支払う — 一度はミラー効果で、もう一度はカスケードで。

** 一般的な間違い。** 結合コンデンサが受ける抵抗を求める際に並列ではなく和をとること; 結合コンデンサが見るものを支払う;単段ごとの角周波数を システム全体の角周波数として報告する(カスケードにより$\sqrt{2^{1/n} - 1}$縮小)。

まとめ:結合コンデンサによる$f_L$(ソース抵抗零化時)、ミラー 利得を$(1 + |A|)$倍する;カスコードはこれを除去し、カスケードは角周波数を縮小する 第$\sqrt{2^{1/n} - 1}$回

探索

Miller moves the upper corner; cascades narrow both ends

$C_M=C(1+A),\quad f_H\approx\frac{1}{2\pi R C_{total}}$

Start with the worked gain magnitude 80, 5 pF feedback capacitor and 20 pF stray capacitance. Miller gives 425 pF in total and a high corner near 187 kHz. Suppress multiplication with the cascode idealisation to reach about 3.18 MHz. Then compare two buffered stages with one and probe the chain’s own half-power edge near 120 kHz. Changing the coupling capacitor moves the low corner independently.

English 日本語
coupling capacitor 結合コンデンサ
Miller capacitance ミラー容量
dominant pole 主極

このトピックのインタラクティブ授業

一歩ずつ進め、即時チェック付きの問題で学習します。

大学電気工学 の他のトピック

ログインまたはアカウント作成

IGCSE, A-Level & AP