RISC, CISC และการ ?

โทรศัพท์ในกระเป๋าของคุณไม่ได้ใช้ Intel

• เป็นเวลาสามสิบปีпроцессอร์ที่เร็วที่สุดคือProcessorที่มีความซับซ้อนมากที่สุด: เพิ่มคำสั่ง และแต่ละตัวจะทำงานได้มากขึ้น Intel ก่อตั้งจักรวรรดิจากสิ่งนี้
• จากนั้นบริษัทอังกฤษขนาดเล็กได้ใส่ โปรเซสเซอร์ที่เรียบง่ายอย่างตั้งใจ (deliberately simple processor) ลงในโทรศัพท์ คำสั่งน้อยลง ความยาวเท่ากัน แทบไม่มีการเข้าถึงหน่วยความจำ มันไม่สามารถทำงานได้มากเท่าเดิมต่อคำสั่ง แต่ยังคงชนะได้ในที่สุด
• มันชนะเพราะคำสั่งที่เรียบง่ายและสม่ำเสมอสามารถถูก ซ้อนทับกัน (overlapped) และการซ้อนทับมีค่ามากกว่าความซับซ้อน
• บทเรียนนี้คือ CISC และ RISC, พิพไลนิ่ง (pipelining), สถาปัตยกรรมทั้งสี่ของฟลายน์ (Flynn's taxonomy), และสิ่งที่จำกัดด้านความร้อนและความเร็วของโปรเซสเซอร์นำไปสู่

CISC and RISC

• CISC, Computer with Complex Instruction Set, มี คำสั่งจำนวนมาก มักจะซับซ้อน: คำสั่งหนึ่งอาจทำการเข้าถึงหน่วยความจำและการดำเนินการหลายครั้ง它们的具有 ความยาวแปรผัน (variable length) ดังนั้นการถอดรหัสจึงซับซ้อน มันทำมากกว่าต่อคำสั่ง ในฮาร์ดแวร์ ตัวอย่าง: Intel x86
• RISC (Reduced Instruction Set Computer) มีชุดคำสั่งที่ เล็กและเรียบง่าย Each instruction ทำหน้าที่พื้นฐานเพียงอย่างเดียว, มีความยาว คงที่ และถอดรหัสได้รวดเร็ว มีเพียง load และ store เท่านั้นที่เข้าถึงหน่วยความจำ; ส่วนอื่นๆ เป็น register ไปยัง register ตัวอย่าง: ARM.
• โปรแกรม RISC มีขนาด ยาวกว่า แต่แต่ละคำสั่งทำงานเร็วและคาดเดาได้ ซึ่งเป็นสิ่งที่ pipeline ต้องการเป๊ะๆ

มากต่อหนึ่งคำสั่ง หรือเร็วและคาดเดาได้มากกว่าต่อหนึ่งคำสั่ง

ความแตกต่างที่ข้อสอบต้องการ

• ชิป Intel รุ่นใหม่จะแปลงคำสั่ง CISC ของตัวเองเป็น micro-operations แบบ RISC ที่ง่ายขึ้นภายใน ซึ่งเป็นการพิสูจน์ชัดเจนที่สุดว่าแบบออกแบบใดชนะการถกเถียงนี้

การทำ Pipeline

• Pipeline ประมวลผลคำสั่งใน ขั้นตอนที่ซ้อนทับกัน เหมือนสายการผลิต: ดึงข้อมูล, ถอดรหัส, ประมวลผลใน ALU, เข้าถึงหน่วยความจำ, เขียนกลับ
• แต่ละขั้นตอนทำงานกับ คำสั่งที่แตกต่างกัน ในเวลาเดียวกัน ดังนั้นเมื่อ pipeline เต็มแล้ว จะมีคำสั่ง เสร็จสมบูรณ์หนึ่งตัวต่อหนึ่งรอบ
• มันไม่ทำให้คำสั่งใดคำสั่งหนึ่งเร็วขึ้น แต่เพิ่ม throughput: มีคำสั่งเสร็จสมบูรณ์มากขึ้นต่อวินาที
• คำcommands RISC ที่มีความยาวคงที่และเรียบง่าย ทำให้แต่ละขั้นตอนใช้เวลาเท่ากัน นี่คือเหตุผลที่ RISC ใช้ pipeline ได้สะอาดตา ในขณะที่ CISC ไม่ได้

*คำสั่งหกตัวกำลังดำเนินการ, เสร็จหนึ่งตัวต่อรอบ

ตัวอย่างวิธีทำ: ทำไม pipeline ถึงเร็วกว่า

Hazards (อุปสรรค/สิ่งกีดขวาง)

• Hazard ทำให้ pipeline หยุดชะงัก Data hazard เกิดขึ้นเมื่อคำสั่งต้องการผลลัพธ์ที่คำสั่งก่อนหน้ายังไม่ได้สร้าง จึงต้องรอ
• Control hazard เกิดขึ้นที่การ branching: จนกว่าการ branching จะถูกตัดสินใจ โปรเซสเซอร์จะไม่รู้ว่าควรดึงคำสั่งถัดไปตัวไหน
• ทั้งสองอย่างนี้เสียรอบการทำงาน จึงเป็นเหตุที่โปรเซสเซอร์ใช้การทำนายการ branching และการส่งต่อผลลัพธ์ระหว่างขั้นตอน

Flynn's taxonomy

• Flynn's taxonomy จัดประเภทคอมพิวเตอร์โดยจำนวน instruction streams และ data streams ที่มี
• SISD: instruction stream หนึ่งตัว, data stream หนึ่งตัว, คือแกนเดียวแบบดั้งเดิม
• SIMD: คำสั่งหนึ่งตัวทำงานกับ ข้อมูลจำนวนมากพร้อมกัน นี่คือ GPU หรือหน่วยเวกเตอร์ของ CPU เหมาะสำหรับการประมวลผลภาพ วิดีโอ และ数组ทางวิทยาศาสตร์
• MISD: หลายการกระทำบนข้อมูลเดียวกัน; พบบ่อยมากและส่วนใหญ่เป็นทฤษฎี MIMD:许多 processors运行 different instructions on different data, ซึ่งเป็น multi-core CPU หรือ cluster และเป็นรูปแบบที่กว้างที่สุด

*คำสั่งหนึ่งตัว, ข้อมูลจำนวนมาก

คอมพิวเตอร์แบบขนานมหาศาล

• ระบบ massively parallel ใช้ โปรเซสเซอร์นับพัน เชื่อมต่อกันด้วยเครือข่ายความเร็วสูง แต่ละตัวมี หน่วยความจำของตัวเอง ส่งข้อมูลผ่าน messages แทนการแชร์หน่วยความจำ
• มันเป็น MIMD และต้องใช้ซอฟต์แวร์ที่เขียนเฉพาะ เพราะโปรแกรมเมอร์ต้องแบ่งปัญหาและจัดการการสื่อสาร
• นี่คือสิ่งที่ supercomputers ขนาดใหญ่ที่สุดคือ: การจำลองสภาพภูมิอากาศ, การฝึก machine-learning และดาราศาสตร์ ล้วนทำงานแบบนี้

ตัวอย่างวิธีทำ: กำหนดประเภทเครื่อง

คะแนนที่หลุดหายไป

คุณเข้าใจแล้ว